Projetista de Design Digital RTL. Buscamos pessoas apaixonadas por tecnologia. Alguém que se motive por desafios e atue com autonomia. Precisa gostar de trabalhar em equipe e possuir espírito colaborativo.
Será responsável pelo desenvolvimento de micro-arquitetura, design de RTL Verilog/SystemVerilog, Testbench/Testcases, documentação de design, Síntese Lógica e LEC Formação superior em Engenharia eletrônica, Ciência da Computação, Engenharia da Computação ou equivalente Conhecimentos de Linguagem Verilog/SystemVerilog Scripts para Síntese Lógica e design constraints (SDC) Cruzamento de domínios de Clock e Reset (CDC/RDC); Análise, debug e qualidade de código RTL (LINT) Verificação formal (LEC);